(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平11-284174

(43)公開日 平成11年(1999)10月15日

(51) Int.Cl.*

識別記号

H01L 29/78

FΙ

H01L 29/78

653A

審査請求 未請求 請求項の数13 OL (全 8 頁)

(21)出願番号

特顯平11-19040

(22)出庫日

平成11年(1993) 1月27日

(31) 慢光權主

(31)優先権主張番号 09/14115

(32) 優先日

1998年1月27日

(33) 優先権主張国

米国 (US)

(71)出竄人 598049517

フェアチャイルド・セミコンダクター・コ

ーポレイション

Fairchild Semicondu ctor Corporation

アメリカ合衆国メイン州04106・サウスポ

ートランド・ウエスタンアペニュー 333

(72)発明者 ダニエル エス. カラファト

アメリカ合衆国, カリフォルニア

94086, ノースウエスト サニーベル,

ウエスト カリフォルニア アベニュー

811


(74)代理人 弁理士 小橋 一男 (外1名)

(54) 【発明の名称】 トレンチ技術を使用したフィールド結合型パワーMOSFETパスアーキテクチャ

(57)【要約】

【課題】 トレンチ技術を使用した改良したパワーMO SFETバスアーキテクチャを提供する。

【解決手段】 マスク製造プロセスを減少させるためにトレンチ技術を使用したパワー金属・酸化物・半導体電界効果トランジスタ(MOSFET)装置を提供する。本パワーMOSFET装置は、従来同様の装置を製造する場合に必要とされていたマスク数より少ない数のマスクを使用して形成した複数個のゲートトレンチを具備するゲート信号バスを有している。トレンチの二次元挙動が有益的な電界結合効果を与え、それがゲートポリシリコン下側において一般的に使用される二酸化シリコンからなる厚い層を必要とすることなしにホットキャリヤの発生を抑圧する。パワーMOSFETの製造において容易に制御可能なシリコントレンチェッチングを使用することによって、安定であり低コストで且つ歩留りの高い製造技術が得られる。



【特許請求の範囲】

【請求項1】 金属・酸化物・半導体 (MOS) 構成体 において、

- (a) 上表面と内側領域とを具備する基板が設けられて おり、前記上表面はその中に位置されている複数個のト レンチを有しており且つ前記内側領域へ向かって延在し ており、
- (b) 前記複数個のトレンチの中でその壁の F及び前記 基板の前記上表面の上の両方に一様に酸化物層が位置さ れており、
- (c) 前記酸化物層の上に表面構成体が形成されてお り、前記複数個のトレンチ内へ延在している前記表面構 成体の部分によって複数個のゲートが形成されている、 ことを特徴とするMOS構成体。

【請求項2】 請求項1において、前記複数個のトレン チが4個以上設けられており、且つ前記複数個のトレン チが所定の幅だけ離隔されていることを特徴とするMO S構成体。

【請求項3】 請求項2において、前記所定の幅が拡張 された空間電荷境界を与えるためにトレンチフィールド 20 結合を形成するのに充分な大きさであることを特徴とす るMOS構成体。

【請求項4】 請求項1において、前記ゲートがある距 離だけ互いに離隔されており、前記距離が予め定められ ており且つ前記MOS構成体を横断しての印加電圧と前 記基板のドーパント濃度の両方に依存するものであるこ とを特徴とするMOS構成体。

【請求項5】 請求項3において、前記MOS構成体が ゲート信号バスであることを特徴とするMOS構成体。 【請求項6】 請求項4において、前記MOS構成体が 30 ゲート信号バスであることを特徴とするMOS構成体。 【請求項7】 金属・酸化物・半導体 (MOS)装置に おいて、

- (a)上表面と内側領域とを具備する基板、
- (b) 前記基板内に位置されているゲート信号バスであ って、前記上表面内に位置されており且つ前記内側領域 へ向かって延在する複数個のトレンチと、前記複数個の トレンチ内でその壁の上及び前記基板の前記上表面の上 の両方に一様に位置されている酸化物層と、前記酸化物 層の上に形成されている表面構成体と、複数個のゲート 40 ていることを特徴とするトレンチ方法。 を形成するために前記複数個のトレンチ内へ延在する前 記表面構成体の一部とを有しているゲート信号バス、
- (c) 前記基板内に位置されており且つ前記表面構成体 の両側に配設されている少なくとも2個のP型物質から なるPウエル、
- (d) 前記表面構成体の下側に位置されており各々が前 記少なくとも二つのPウエルの一方の上方に配設されて いる少なくとも2個のN型物質からなるNウエル、
- (e)前記表面構成体の上に付着形成されている誘電体 層、

(f) 前記誘電体層の上に付着形成されている上部金 属、を有することを特徴とするMOS装置。

【請求項8】 請求項7において、前記酸化物層の上の 前記表面構成体が前記複数個のトレンチのうちの4個又 はそれ以上の上方に形成されており、且つ前記複数個の トレンチが所定の幅だけ離隔されていることを特徴とす るMOS装置。

【請求項9】 請求項8において、前記所定の幅が拡張 空間電荷境界を与えるためにトレンチフィールド結合を 10 形成するのに充分な大きさであることを特徴とするMO S装置。

【請求項10】 ゲート信号バスを製造するためのトレ ンチ方法において、

- (a) 基板の上表面内に複数個のトレンチをエッチング 形成し、
- (b) 前記基板の前記上表面及び前記複数個のトレンチ の全ての露出された表面上に酸化物層を一様に付着形成
- (c) 前記基板の前記表面に至るまで前記複数個のトレ ンチをN+型物質で充填し、
 - (d) 前記複数個のトレンチのうちの少なくとも二つの 上方において前記酸化物層の上にN+型物質から表面構 成体を形成し、
 - (e)前記基板内にP型イオンからなる少なくとも1個 のPウエルを前記表面構成体のそばに位置させて形成
 - (f) 前記基板内にN型イオンからなる少なくとも1個 のNウエルを前記表面構成体のそばに位置させ且つ前記 少なくとも1個のPウエルの上方に位置させて形成し、
- (g) 前記表面構成体の各々の上にソースコンタクト用 のギャップをそれらの間に残存させながら誘電体層を付 着形成し、
 - (h) 前記誘電体層及び前記ギャップの両方の上に上部 金属を付着形成する、上記各ステップを有することを特 徴とするトレンチ方法。

【請求項11】 請求項10において、前記酸化物層の 上に前記表面構成体を形成するステップを前記複数個の トレンチのうちの4個又はそれ以上の上方において実施 し、且つ前記複数個のトレンチが所定の幅だけ離隔され

【請求項12】 請求項11において、前記所定の幅が 拡張空間電荷境界を与えるためにトレンチフィールド結 合を形成するのに充分な大きさであることを特徴とする トレンチ方法。

【請求項13】 請求項10において、前記少なくとも 1個のPウエルを形成するステップを、前記基板内にP 型イオンを注入することによって行い、且つ前記少なく とも1個のNウエルを形成するステップを前記基板内に N型イオンを注入することによって行うことを特徴とす

50 るトレンチ方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、パワー半導体装置の技術分野に関するものであって、更に詳細には、本発明は、電界効果トランジスタ(FET)装置を製造するために使用する二重拡散金属・酸化物・半導体(DMOS)型技術を使用した半導体装置に関するものである。更には、本発明は、この様な装置を実現するためにトレンチDMOSーFET技術を使用する構成体に関するものである。更に詳細には、本発明は、再設計されたゲー10ト信号バスを提供し、その場合に、MOSトレンチがトレンチ間での電界結合を発生させるために並列形態に配列され、ゲート信号バスの周りの区域内におけるビーク電界を減少させる技術を提供している。

[0002]

【従来の技術】MOS装置、特に、MOS電界効果トランジスタ(MOSFET)は、現在の電子システムの基本的なコンポーネントを表わしている。パワーMOSFETは0.5Wを超えるパワーを散逸することが可能であり且つ物理的には典型的なMOSFETよりも一層大20きいという点において、MOSFETはパワーMOSFETと異なっている。ドレイン対ソース電圧が150Vより小さなパワーMOSFETは、通常、低電圧パワーMOSFETとして識別され、且つ、典型的に、「パワー管理」適用例において使用される。この様な適用例としては、これらに制限されるべきものではないが、パワースイッチ、スイッチングレギュレータ、リニアレギュレータなどがある。本発明の中心となるものはこのタイプのパワーMOSFETである。

【0003】パワーMOSFETの一つのタイプは、D 30 MOSトランジスタとも呼ばれる二重拡散型FETであ る。DMOSトランジスタを製造する場合にはトランジ スタチャンネル領域を形成するために拡散を使用する。 パワーMOSFETは、基本的に、ユニットセルとして のDMOSトランジスタを多数配列させた大きなアレイ であり、ゲート動作信号を均一に分布させ且つ装置ブレ ークダウン電圧を制御するために幾つかの付加的な要素 を有している。DMOS装置は低パワー散逸及び高速能 力を提供する利点を有している。従って、DMOS技術 は今日のハイパワー集積回路適用例の高電圧回路におい 40 て望ましいものである。この様なDMOS技術を使用す るパワーMOSFETが使用される適用例は、高電圧遠 距離通信回路からパソコンにおいて使用される3.3V のDC・DC変換器の範囲に亘っている。DMOS技術 を使用する装置はほぼ20年に亘りこれらの適用例にお いて一般的なものとなっている。装置の製造及び装置の 特性に関してのDMOS技術における多くの進展もこの 期間の間になされている。現在のところ、パワーMOS FETは3番目に最も速い成長市場を表わしている。性 能の向上はセル密度を増加させることによって達成さ

4

れ、そのことはユニットセル即ち単位セルの寸法を減少させることを意味している。パワーMOSFETは量が多く且つ競争の激しい製品であるから、安定で、低コストで、且つ歩留りの高い製造プロセスとなる製造上の革新にプレミアムが付けられている。

【0004】パワーMOSFETの製造分野において、 使用されているその他の多様なプロセスが存在してい る。DMOSパワーMOSFETに対する支配的な装置 構造を製造するためには、所謂「プレーナープロセス」 製造方法が存在していた。プレーナープロセスはMOS FETチャンネル及びゲート構造がシリコンウエハ表面 と同一面状であることからその名前が由来している。 図 1において、従来のDMOS構造がプレーナープロセス によって製造したプレーナーDMOS構成10の形態で 示してある。このプレーナー構成はDMOSパワーMO SFETの主流な製造において支配的なものである。図 1において、DMOS構成体10はチャンネル12とゲ ート構成体13とを有している。チャンネル12及びゲ ート構成体13の両方共シリコンウエハ表面11に対し て同一面状にある。プレーナープロセスは何年にも亘り 洗練化されたものであるが、それはかなりのスケーリン グ上の制限を有している。この様な制限は、プレーナー プロセスが所謂小型セル寸法へスケーリングされる場合 に特に顕著なものとなる。パワーMOSFETにおける 性能上の向上がセル密度を増加させることによって、従 って単位セル寸法を減少させることによって達成される 場合には、この様なプレーナーDMOS装置に対するプ レーナープロセスアプローチにおける制限が製造装置の ホトリソグラフィ上の制限よりもかなり速く表われる。 この問題はパワーMOSFETのチャンネル特性を制御 するために使用されるポリシリコンゲートから発生する ものである。基本的には、与えられた接合深さに対する ゲート寸法は、所謂JFET抵抗を強制的に重要なパラ メータである装置の全体的なON状態抵抗の支配的な構 成要素とさせることなしに無制限に減少させることは不 可能である。JFET抵抗は接合電界効果トランジスタ (JFET)動作からその名前が由来しており且つ層間 の構造上の接合の特性から発生する。

【0005】上述した従来技術のプレーナープロセスの 発展と時期を同じくして、JFET抵抗が支配的な構成 要素となることを防止する目的でその他の技術が開発されている。より詳細に説明すると、パワーMOSFET を製造する場合の新しい技術では、エッチトレンチの側壁に沿って装置のチャンネルを形成することによってJFET問題を回避している。この別の従来技術の構成を 図2に示してあり、且つトレンチDMOS構成体20を 有している。トレンチDMOS構成体20はゲート23 のそばのトレンチ24の側壁25に沿ってゲートチャン ネル22を有している。トレンチ24はシリコンウエハ 50 表面21内にエッチング形成されており、従ってチャン

5

ネル22はシリコンウエハ表面21に対して垂直に位置 されている。このタイプの製造プロセスは「トレンチD MOS技術」又は単に「トレンチ技術」と呼ばれてい る。このトレンチ技術の利点は、事実上JFET問題を 取除くことである。このことはセル密度を数析増加させ ることを可能とし、その場合の制限事項は製造装置によ って課されるもののみとなる。

【0006】典型的なパワーMOSFET構成において は、空乏領域の幅がその領域を横断して存在する電界、 従って電圧降下を決定する。従って、この大きさを超え 10 ャを効率的に製造する能力である。 る印加電圧は薄いゲート酸化物層を横断して部分的に降 下されねばならない。このことが大きくなりすぎると、 ホットエレクトロンが発生される場合があり、そのこと は不可逆的な装置ブレークダウンを発生する場合があ る。典型的に、このことはポリシリコンゲートの下側に 熱的に成長された二酸化シリコンからなる厚い層(例え ば、8500Å)を配置させることによって緩和され る。この付加的な酸化物層は些細なことではない。それ は、実効的には、一つ乃至三つの付加的なホトマスクス サイクルは比較的長いものである。ある場合には、9時 間もの熱サイクルが必要とされる。更に、この付加的な 酸化物層は顕著なイオン汚染の発生源であることが一般 的である。この様な汚染は与えられた装置の信頼性に悪 影響を与える場合がある。本発明のパワーMOSFET 構成体におけるトレンチ技術の使用はこの付加的な酸化 物層に対する必要性を取除いている。

【0007】トレンチ技術は、これまで、充分完全に使 用されているものではない。トレンチ技術が使用されて いない一つの分野はパワーMOSFETバスアーキテク 30 チャにおけるものである。トレンチ又はその他の技術を 使用する現在のパワーMOSFETの製造は、ホットエ レクトロンの注入を抑圧するためにポリシリコンゲート バス構成体の下側に厚いフィールド酸化物層を設けるこ とを必要とする。この問題に対処するその他の方法は、 ゲートバス内に不純物接合を形成することを包含してお り、そのことは、フィールド結合メカニズムを暗示して いる。しかしながら、このことはゲートバスに対してよ り多くの面積を必要とする。なぜならば、注入したイオ ンがシリコン表面下側に入ることを可能とするためにポ 40 リシリコンバス内に孔をエッチング形成せねばならない からである。更に、これらの接合は電気的にフローティ ングしており、従って、良好に画定された電圧を有する ものではない。このことは動的性能を劣化させる場合が ある。なぜならば、接合近くの多数のキャリヤがあるバ イアス条件下において変調される場合があるからであ る.

【0008】従って、従来技術ではトレンチ技術を効率 的に利用することが可能なMOSFETバスアーキテク チャを提供するものではない。従って、MOSFET装 50 必要とする。本発明は必要とされるマスクステップを一

置の要素、即ちゲート信号バスを再設計するためにトレ ンチ技術を使用するMOSFET装置の製造方法が必要 とされている。又、下側に存在するエピタキシャル層に よってサポートされる最大値までの電圧に耐えることの 可能なMOSFETバス構成体を形成するMOSFET 装置の製造技術が必要とされている。更に、製造プロセ スが短縮化され従ってコストがより低いその様な製造方 法が必要とされている。トレンチ技術を使用することを 望ましいものとさせるものは効果的なバスアーキテクチ

[0009]

【発明が解決しようとする課題】本発明は、以上の点に 鑑みなされたものであって、上述した如き従来技術の欠 点を解消し、トレンチ技術を使用するパワーMOSFE Tバスアーキテクチャを提供することを目的とする。本 発明の別の目的とするところは、その様なバスアーキテ クチャを製造する方法を提供することである。本発明の 更に別の目的とするところは、向上させた空乏領域幅を 持ったMOSトレンチを具備するその様なバスアーキテ テップを表わしており、且つそれを成長させるための熱 20 クチャを提供することである。本発明の更に別の目的と するところは、バス装置の下側に存在するエピタキシャ ル層によってサポートされる最大値までの電圧に耐える ことの可能なバス装置を提供することである。本発明の 更に別の目的とするところは、トレンチ技術を使用して 同等の従来技術装置よりもより迅速に且つコスト効果的 に製造されるその様なバス装置を提供することである。 [0010]

> 【課題を解決するための手段】本発明はパワーMOSF ET装置のゲート信号バスを再設計するためにトレンチ 技術を使用することを一つの特徴としている。バスアー キテクチャにおける革新は、トレンチの空乏領域幅を互 いに結合させるような態様で配置させたMOSトレンチ を使用することによって達成される。この様な配置は下 側に存在するエピタキシャル層によってサポートされる 最大値までの電圧に耐えることの可能な構成を形成す る。全てのMOS構造の特性である空乏層の発生は本発 明のこのアプローチが有効なものであるために重要なも のである。各空乏領域の性質及び本発明において空乏領 域幅を結合させる手段はMOSシステムを横断しての印 加電圧と半導体ドーパント濃度の両方に依存する。これ らのファクタはそのMOSシステムを使用する装置によ って必要とされる仕様によって決定される。トレンチ間 の間隔は空乏領域幅結合における重要なファクタであ る。従って、トレンチの間隔は最終的な装置の要求によ って影響される。

> 【0011】本発明において使用されるトレンチプロセ スは、パワーMOSFET装置を製造するのに必要なマ スク数を減少させる。現在の技術は、一般的に、装置を 製造するために最大で9個の「ホト」マスクステップを

つだけ減少させる。それは、更に、比較的長期間の熱酸 化膜形成プロセスを取除く。

【0012】このタイプの「マスクを減少させた」装置 の独特の特徴は電流導通経路である。従来のプレーナー MOS装置におけるように横方向ではなく、本発明のM OS装置における電流導通経路は垂直な経路であって、 それはエピタキシャル層と基板とを介して延在してい る。更に、本発明においては、チャンネル接合はポリシ リコン及びトレンチに対して自己整合されている。初期 的なシミュレーション及び実験では1ミクロンの幅で2 10 域を横断して存在する電界、従って電圧降下を決定す ミクロンの深さのトレンチ寸法によって適切な結果が得 られた。初期的なシミュレーションはMEDICI二次 元装置シミュレータで行い且つエッジ終端構造でプロト タイプを構成した。マスクを減少させることを可能とす るフィールド結合効果はトレンチ技術の二次元挙動の結 果である。シリコントレンチエッチングを製造において 極めて容易に制御することが可能であるという事実は、 本発明を、パワーMOSFETバス装置製造のための貴 重なアプローチとしている。

【0013】ゲートバスを形成する各トレンチの空乏領 20 域の結合を介して向上された電圧保護が本発明において 発生する。与えられたゲートバス内において、単一のボ リシリコン表面構成体の下側に複数個のトレンチを形成 する。各トレンチは拡張された空乏領域を形成するため に、隣接するゲートトレンチ間のN-エピタキシャル基 板物質の各空間内における空乏領域に貢献する。その結 果得られる集合的な空乏領域における増加が通常動作条 件期間中において増加された電圧をサポートする能力を 有するゲートバスを提供する。この様に向上された過剰 電圧保護は、トレンチの構造的配列を介して達成され且 30 つ任意の与えられた適用例に対しての間隔を決定するこ とによって容易に制御される。

[0014]

【発明の実施の形態】図3において、本発明の好適実施 例に基づく電圧保護に関して向上させたメカニズムが示 されている。特に、図3はトレンチ技術を使用したパワ -MOSFETゲート信号バス30(簡単化して示して ある) を示している。 ゲート信号バス30はトレンチ3 1.32.33を有している。これらのトレンチ31. 32、33は互いに並列されており且つ距離Xだけ離隔 40 されてN+基板内に配置されている。この様な態様でト レンチ31、32、33を形成すると、隣接するトレン チ31,32及び32,33の間に空乏領域オーバーラ ップ部34が形成され、従って空乏領域31 aは空乏領 域32aと結合され且つ空乏領域32aは空乏領域33 aと結合される。この様に、ゲート信号バス30は下側 に存在するエピタキシャル層35によってサポート即ち 支持される最大値までの電圧に耐えることが可能であ る。空乏領域31a,32a,33aの発生は、全ての

の実現にとって重要なことである。空乏領域31a,3 2a, 33aの特性はよく理解されており且つMOSシ ステムを横断しての印加電圧と半導体ドーパント濃度と に依存することが知られている。従って、トレンチ3 1,32,33の間の間隔距離Xは任意の与えられた最 終装置が必要とする所要の仕様に関連している。

【0015】更に、図3を参照して説明すると、空乏領 域31a,32a,33aの各々は空乏領域幅Yを有す るものとして示されている。この空乏領域幅Yはその領 る。従って、この大きさを超える任意の印加電圧は薄い ゲート酸化物層36を横断して部分的に降下されねばな らない。このことが余り大きくなりすぎると、ホットエ レクトロンが発生する場合があり、そのことは不可逆的 な装置のブレークダウンを発生する場合がある。熱的に 成長させた二酸化シリコンからなる厚い層(不図示) が、典型的に、プレーナー構造及び単一トレンチ構造に おいてこの様なブレークダウンを防止するためにゲート 酸化物層36の下側に配置されるが、この様な付加的な 層は、典型的に、製造に時間がかかると共にコスト高と なる。このエキストラな層は図3に示したように本発明 においては必要なものではない。なぜならば、空乏領域 幅のオーバーラップ部34が、実効的に、トレンチ電界 結合に起因して図3 aに示したように、空間電荷境界3 7を拡張させるからである。

【0016】図4a乃至4fは本発明の好適実施例に基 づいてトレンチ技術を使用して電界結合型パワーMOS FETバスを製造する一連のステップを示した機略図で ある。 図4 aにおいて、シリコン表面40が離隔された トレンチ41が形成された状態で示されている。例えば 異方性エッチングと共にホトレジストマスク付着などの 任意の適宜の製造方法を使用することが可能である。特 に、好適実施例に関しては、密接して整合させたトレン チ41からなる中央のグループ42が形成されている。 この中央のグループ42はゲートバスを形成するために 必要とされる初期的な構成である。中央のグループ42 内の各トレンチ41は図3を参照して上に説明したよう に、所定の距離Xだけ互いに離隔されている。この距離 Xは電気的特性(即ち、そのブレークダウン電圧値)に よって決定される。図4bにおいて、ゲート酸化物層4 3がシリコン表面40の露出した上部部分の上に形成さ れている状態が示されている。ゲート酸化物層43は二 酸化シリコンからなる比較的薄い層(好適には、400 A) である。ゲート酸化物層43の上部端部から底部ト レンチ端部への全体的な深さ44は、この場合において は、約2.0ミクロンであるが、装置のブレークダウン 電圧に依存し、従ってそれと共に変化することが可能で ある。トレンチ41がエッチングによって形成されてお り且つゲート酸化物層43が任意の公知の方法、例えば MOS構造の特性であり、且つ、この場合には、本発明 50 ホトマスク及び熱サイクリングによって、シリコン表面 40上に一様に成長されている。

【0017】 図4 cにおいては、 図4 bのシリコン表面 40に対して更に二つの付着物が付加されている。第一 に、各トレンチ41はN型ポリシリコン45で埋め戻さ れている。第二に、表面構成体46a, 46b, 46c がN型ポリシリコン45から形成されている。表面構成 体46bはトレンチ42からなる中央のグループの上方 に一様に整合されるように形成されている。中央のグル ープ42の上方に形成されているこの表面構成体46b は二つの横方向に配置された表面構成体46a及び46 10 cからギャップ47だけ離されている。これらの表面構 成体46a,46b,46cは、各表面構成体対、即ち 46aと46bとの間及び46bと46cとの間の区域 内に整合されている1個のトレンチ41と共に形成され ている。 図4 dはギャップ4 7を介してのウエルを形成 する状態を示している。イオン注入が矢印48によって 示してある。 図2に示したものと同様のウエルの形成に おいて、P型ウエル49 (Pウエル) 及びN型ウエル5 0(Nウエル)を形成するためにドーパントを分布させ 且つ欠陥を除去するための熱拡散と共にイオン注入48 20 が使用される。一般的に使用されるボロン注入物及び砒 素注入物をウエルを形成する場合に使用し、任意の適宜 の従来技術の方法を使用することが可能である。P型ウ エル49はチャンネル (P-) 及び高濃度のボディー (P+)物質を有している(図2にも詳細が示されてい る). N型ウエル50はソース(N+)物質として形成 される。図4 eにおいて、表面構成体46a,46b, 46 cの各々を取囲むようにシリコン表面40上に層間 誘電体51が付着形成されている。誘電体51は、好適 法としてリン酸ガラス (PSG) を使用することも可能 である。誘電体51をソース金属コンタクト領域52a 及び52bを形成するような態様でパターン形成する。 上部金属53を付着形成し、それによって、図4 f に示 したようにソース54a及び54bを形成する。ソース 54aと54bとの間にはゲート58によって形成され るトレンチゲート信号バス領域55が形成されている。 上部金属53が各DMOSセルアレイを並列的に接続さ せる。本発明の重要な特徴は、矢印59によって示され る電流導通経路である。従来のMOSFET構成におけ 40 31,32,33 トレンチ る典型的な横方向導通経路と対比して、本発明の電流導 通経路59はエピタキシャル層及び基板を介して垂直方 向に整合されている。チャンネル接合はポリシリコン及 びトレンチに対して自己整合されている。

【0018】以上、本発明の具体的実施の態様について

詳細に説明したが、本発明は、これら具体例にのみ制限 されるべきものではなく、本発明の技術的範囲を逸脱す ることなしに種々の変形が可能であることは勿論であ る。例えば、上述した説明においては、本発明をPチャ ンネルパワーMOSFETについて説明したが、本発明 はNチャンネルパワーMOSFET及びそれらの関連す る製造方法に対しても適用可能であることは勿論であ る。

10

【図面の簡単な説明】

【図1】 従来のプレーナーDMOSユニットセル構成 を示した機略図。

【図2】 従来のトレンチDMOS装置を示した機略 図。

【図3】 本発明の好適実施例に基づいてトレンチを使 用したゲート信号バスを示しており且つ向上させた電圧 保護のためのメカニズムを示した機略図。

【図3a】 トレンチ間隔に関する向上させた電圧保護 のためのメカニズムを示した図3に示したもののゲート 信号バスを部分的に拡大して示した機略図。

【図4a】 本発明に基づくゲート信号バス製造におい て使用されるトレンチプロセスの一つの段階における状 態を示した機略図。

【図46】 本発明に基づくゲート信号バス製造におい て使用されるトレンチプロセスの一つの段階における状 態を示した機略図。

【図4 c 】 本発明に基づくゲート信号バス製造におい て使用されるトレンチプロセスの一つの段階における状 態を示した機略図。

【図4d】 本発明に基づくゲート信号バス製造におい には、ボロン・リン酸ガラス (BPSG) であるが、別 30 て使用されるトレンチプロセスの一つの段階における状 態を示した機略図。


> 【図4e】 本発明に基づくゲート信号バス製造におい て使用されるトレンチプロセスの一つの段階における状 態を示した機略図。


> 【図4f】 本発明に基づくゲート信号バス製造におい て使用されるトレンチプロセスの一つの段階における状 態を示した機略図。


【符号の説明】


30 パワーMOSFETゲート信号バス

- - 34 空乏領域オーバーラップ部
 - 31a, 32a, 33a 空乏領域
 - 36 薄いゲート酸化物層
 - 37 空間電荷境界









CLIPPEDIMAGE= JP411284174A

PAT-NO: JP411284174A

DOCUMENT-IDENTIFIER: JP 11284174 A

TITLE: FIELD CONNECTION-TYPE POWER MOSFET BUS ARCHITECTURE

USING TRENCH TECHNOLOGY

PUBN-DATE: October 15, 1999

INVENTOR-INFORMATION:

NAME COUNTRY CALAFUT, DANIEL S N/A

ASSIGNEE-INFORMATION:

NAME COUNTRY

FAIRCHILD SEMICONDUCTOR CORP N/A

APPL-NO: JP11019040

APPL-DATE: January 27, 1999

INT-CL (IPC): H01L029/78

US-CL-CURRENT: 257/E29.131,257/E29.26

ABSTRACT:

PROBLEM TO BE SOLVED: To provide improved depletion area width, by forming an

oxide layer on the walls of a plurality of trenches in the trenches and on the upper surface of a substrate, forming surface constitution bodies on the oxide layer, and forming a plurality of gates with the parts of the surface constitution bodies.

SOLUTION: A plurality of detached trenches 41 are formed on the surface 40 of a

silicon substrate. The trenches in a center group constituted of the trenches 41 are detached by prescribed distances. A gate oxide layer 43 is formed on

the exposed upper part of the silicon substrate surface 40 and surface constitution bodies 46a, 46b and 46c are formed on the gate oxide layer 43 from N-type polysilicon 45. A plurality of gates are formed into a plurality of trenches provided below the surface constitution body 46b formed above the center group 42. Thus, bus architecture can efficiently be manufactured.

COPYRIGHT: (C)1999,JPO